2012年11月14日水曜日

組込技術展に出展します(まずは準備)

今年も 信号処理応用研究室 (http://www.ess.ic.kanagawa-it.ac.jp)は横浜で開催される「組込技術展 ET2012」(http://www.jasa.or.jp/et/ET2012/)に出展をします.期間は 11/14(水)~16(金)になります.

内容はデジタル信号処理のハードウェア処理で,映像をリアルタイムで圧縮する回路や拡大する回路などを出品します.

昨今のデジタル回路は部品をハンダ付けして作るのではなく,ソフトウェアのようにプログラムを記述して,そのデータを書き換え可能な LSI ( FPGA )に書き込むことでデジタル回路を作ることができます.
本研究室では研究室で考え出されたアルゴリズムをハードウェア化するため,他の情報工学科の研究室とは異なり,アンドロイドやパソコンのソフトウェア開発などは殆ど行っておりませんが,物を作って動かすという楽しさは変わらないと思います.

昨日(11/13) は準備のために学生が一生懸命ブースの設営をしました.


ポスターを貼ったり,ブース内にコンピュータや開発した機器を置きます.
朝の10時から作業を始め,細かいセッティングまで行い,終了したのは14時半でした.


両隣のブースは他の大学の研究室になりますが,14日からの展示会,頑張りたいと思います.

0 件のコメント:

コメントを投稿